Intel Mengungkapkan spesifikasi 3rd Gen Ice Lake-SP Xeon CPU: 10nm + Sunny Cove Cores, New Instructions , 28 Core Chip showcased

Intel telah Mengungkapkan rincian next-generation Xeon CPU dengan codename Ice Lake-SP di HotChips 32. Datang akhir tahun ini, Ice Lake-SP CPUs akan Menyediakan berbagai fitur baru seperti chip architecture baru, Peningkatan I / O, dan Peningkatan software stack yang mendukung jajaran 10nm server pertama Intel.

Intel Ice Lake-SP secara resmi diluncurkan akhir tahun ini di platform Whitley. Platform akan merentang ke single dan dual-socket servers. Dalam presentasinya, Intel mengungkapkan 28 core Ice Lake-SP CPU sebagai contoh untuk mendemonstrasikan peningkatan kemampuan yang ditawarkan Ice Lake-SP di atas Cascade Lake-SP.

Intel belum mengonfirmasi apakah 28 core CPU yang mereka pamerkan adalah jumlah core tertinggi yang akan tersedia dengan Ice Lake-SP atau apakah akan ada varian core count yang lebih tinggi. Rumor yang sudah ada memang menunjukkan jumlah core yang lebih tinggi sehingga 28 core die ini hanya dapat digunakan untuk perbandingan dengan stack teratas 2nd Gen Xeon CPUs yang tersedia saat ini.

Intel Ice Lake-SP ‘Next-Gen CPU’ CPU Architecture

Mengenai detailnya, Intel menyebutkan bahwa Ice Lake-SP CPU dibuat pada 10nm+ process bukan 10nm++ process yang digunakan oleh CPU Tiger Lake yang akan diluncurkan bulan depan. Ice Lake-SP akan menggunakan Sunny Cove cores yang menghasilkan peningkatan IPC hingga 18% dibandingkan Skylake architecture yang digunakan oleh semua 14nm Xeon CPUs.

Sunny Cove architecture,secara umum, menambahkan serangkaian peningkatan pada Cascade Lake atau enhanced skylake cores seperti:

  • Front end yang ditingkatkan: kapasitas yang lebih tinggi dan branch predictor yang ditingkatkan
  • Mesin yang lebih luas: alokasi dan execution sumber daya yang lebih luas + struktur yang lebih besar
  • Peningkatan dalam TLB, single-thread execution,prefetching
  • Peningkatan server – Mid-Level cache (L2) yang lebih besar + second FMA

Intel juga menambahkan serangkaian instruksi SIMD baru yang eksklusif untuk Sunny Cove server processors yang terutama dimaksudkan untuk meningkatkan kinerja dalam Cryptography dan beban kerja kompresi / dekompresi. bersama dengan enhanced software dan dukungan algoritmik akan memungkinkan Intel memperoleh hingga 8X per core pada Cascade Lake.

Intel Xeon SP Families:

Family BrandingSkylake-SPCascade Lake-SP/APCooper Lake-SPIce Lake-SPSapphire RapidsGranite Rapids
Process Node14nm+14nm++14nm++10nm+10nm++7nm+?
Platform NameIntel PurleyIntel PurleyIntel Cedar IslandIntel WhitleyIntel Eagle StreamIntel Eagle Stream
MCP (Multi-Chip Package) SKUsNoYesNoYesTBDTBD
SocketLGA 3647LGA 3647
BGA 5903
LGA 4189LGA 4189LGA 4677LGA 4677
Max Core CountUp To 28Up To 28
Up To 48
Up To 28TBDTBDTBD
Max Thread CountUp To 56Up To 56
Up To 96
Up To 56TBDTBDTBD
Max L3 Cache38.5 MB L338.5 MB L3
66 MB L3
38.5 MB L3TBA (1.5 MB Per Core)TBDTBD
Memory SupportDDR4-2666 6-ChannelDDR4-2933 6-Channel
DDR4 2933 12-Channel
Up To 6-Channel DDR4-3200Up To 8-Channel DDR4-32008-Channel DDR58-Channel DDR5
PCIe Gen SupportPCIe 3.0 (48 Lanes)PCIe 3.0 (48 Lanes)PCIe 3.0 (48 Lanes)PCIe 4.0 (64 Lanes)PCIe 5.0PCIe 5.0
TDP Range140W-205W165W-205W150W-250W~250W-~300WTBDTBD
3D Xpoint Optane DIMMN/AApache PassBarlow PassBarlow PassCrow PassDonahue Pass
CompetitionAMD EPYC Naples 14nmAMD EPYC Rome 7nmAMD EPYC Rome 7nmAMD EPYC Milan 7nm+AMD EPYC Genoa ~5nmAMD Next-Gen EPYC (Post Genoa)
Launch201720182020202020212022-2023?

Detail Intel Ice Lake-SP ‘Next-Gen CPU’ 28 Core Die dan Whitley Platform

Melihat block diagram Ice Lake-SP 28 core CPU, chip tersebut menawarkan interkoneksi baru dalam bentuk enhanced Mesh Fabric yang berjalan melalui semua 28 CPU cores. Ice Lake-SP die memiliki dua 4-channel memory controllers sedangkan Cascade Lake-SP die menawarkan dua tri-channel memory controllers.

Intel Ice Lake-SP processors juga dilengkapi empat PCIe Gen 4 controllers, masing-masing menawarkan 16 Gen 4 lanes dengan total 64 lanes pada 28 core die. Cascade Lake-SP chips menawarkan hexa-channel memory support sementara Ice Lake-SP akan menawarkan octa-channel memory support pada platform Whitley saat peluncuran. Platform ini akan dapat mendukung DDR4-3200 MHz memory (16 DIMM per socket dengan 2nd Gen persistent memory support.

Intel juga menambahkan jangkauan latency dan pengoptimalan coherence ke Ice Lake-SP Chip. Namun Anda dapat melihat bahwa  memory bandwidth-latency mendapat peningkatan besar dengan 8-channel memory interface dan kecepatan DIMM yang lebih tinggi.

Selain standard Mesh interconnect, Intel telah memperluas interconnect design untuk Ice Lake-SP Xeon CPU. control fabric dan data fabric yang baru memang terhubung dengan cores dan pengontrol chip yang berbeda, tetapi juga mengelola data flower dan power control untuk chip itu sendiri. interconnects baru ini akan memberikan latency yang lebih rendah dan clock updates yang lebih cepat daripada 3rd Gen Cooper Lake-SP chips. Misalnya, transisi frekuensi core membutuhkan 12us dan transisi frekuensi mesh membutuhkan 20us pada chip Cascade Lake-SP. Sedangkan Ice Lake-SP masing-masing membutuhkan waktu kurang dari 1us dan 7us.

Semakin sedikit frekuensi yang terkuras berarti efisiensi yang lebih tinggi pada Cascade Lake. Ice Lake-SP juga akan meningkatkan frekuensi AVX karena tidak semua beban kerja AVX-512 mengonsumsi daya yang lebih tinggi. Hal Ini juga tidak spesifik hanya untuk AVX-512. Bahkan instruksi AVX-256 di Ice Lake-SP akan memberikan frekuensi profile yang lebih baik melalui Cascade Lake CPU.

Beberapa peningkatan utama yang akan diberikan 10nm meliputi:

  •     2.7x density scaling vs 14nm
  •     Self-aligned Quad-Patterning
  •     Contact Over Active Gate
  •     Cobalt Interconnect (M0, M1)
  •     1st Gen Foveros 3D Stacking
  •     2nd Gen EMIB

Intel Ice Lake-SP lineup akan secara langsung bersaing AMD’s enhanced 7nm based EPYC Milan lineup yang akan menampilkan  7nm Zen 3 core architecture  baru yang telah dikonfirmasi merupakan salah satu peningkatan architectural terbesar AMD sejak original Zen core.

Vestibulum ante ipsum

Vestibulum ac diam sit amet quam vehicula elementum sed sit amet dui. Donec rutrum congue leo eget malesuada vestibulum.

Melli